Витік схеми материнської плати Apple A20 Pro натякає на значне оновлення пам’яті та нове пакування чипа

Витік схеми материнської плати Apple A20 Pro натякає на значне оновлення пам’яті та нове пакування чипа

У мережі з’явилися нові дані про майбутній процесор Apple A20 Pro, який буде використовуватися в моделях iPhone 18 Pro та iPhone 18 Pro Max. Витік схеми розташування компонентів свідчить про кілька важливих змін у конструкції нового SoC. Про це пише NotebookCheck.

Згідно з витоком, опублікованим інсайдером Reptalica, A20 Pro отримає розширений інтерфейс пам’яті — 96-бітний замість 64-бітного у попередніх поколіннях. Це може забезпечити приріст пропускної здатності пам’яті до 50% — і це без урахування переваг від швидшої пам’яті. Інформатор вказує, що Apple може використати нові модулі LPDDR6, однак один із коментаторів стверджує, що за даними постачальників, компанія залишиться на LPDDR5X. При цьому загальний обсяг пам’яті, ймовірно, буде зафіксований на рівні 12 ГБ.

iPhone 18 Pro or (Prm) motherboard leaked

A20 Pro chip now adopt WMCM packaging, which move the DRAM to the side of the package, allowing for better thermal dissipation. It also get LP6 96-bit memory

Die size is roughly the same as A19 Pro, and the NPU seems to be beefed up pic.twitter.com/Y0kUjRi2Ma

— Reptalica (@Reptalicant) June 26, 2026

Ще однією новацією стане застосування багаточипового пакування на рівні пластини (WMCM). Такий підхід передбачає розміщення кристалів пам’яті поруч із SoC на одному корпусі, замість їхнього вертикального розташування. Це має покращити тепловідведення та потенційно надати більше гнучкості для майбутніх конфігурацій пам’яті. Інсайдер також повідомив про наявність на платі потужнішого блоку нейронної обробки (NPU), що має посилити можливості штучного інтелекту в нових iPhone.

Зазначається, що розмір самого кристала залишиться приблизно таким же, як у A19 Pro — близько 98,6 мм², однак основні покращення чипа очікуються завдяки новим ядрам CPU та GPU, а також вищій щільності транзисторів завдяки новому техпроцесу TSMC N2.

Залишити відповідь

Ваша e-mail адреса не оприлюднюватиметься. Обов’язкові поля позначені *